使用流水线寄存器实现最佳时序性能方案

FPGA开发圈 2019-07-26 16:01 次阅读

引言

UltraRAM大众彩票官网 原语(也称为 URAM)可在 Xilinx UltraScale +™ 架构中使用,而且可用来高效地实现大容量深存储器。

由于大小和性能方面的要求,通常这类不适合使用其他器资源来实现。

URAM 原语具有实现高速内存访问所需的可配置流水线属性和专用级联连接。  流水线阶段和级联连接是使用原语上的属性来配置的。 

本篇博文描述的是通过将 URAM 矩阵配置为使用流水线寄存器来实现最佳时序性能的方法。

注意:本文由 Pradip K Kar、Satyaprakash Pareek 和 Chaithanya Dudha 共同撰写。

流水线需求:

通过在矩阵结构中连接多个 URAM,从可用的 URAM 原语实现大容量深存储器。

矩阵由 URAM 的行和列组成。一列中的 URAM 使用内置级联级联,且多列 URAM 通过外部级联电路互连,这被称为水平级联电路。

作为示例,图 1 示出了针对 64K 深 x 72 位宽存储器的 4x4 URAM 矩阵的矩阵分解。

图 1:4 行 4 列的 URAM 矩阵(可实现 64K 深 72 位宽的存储器)

在没有流水线设计的情况下,深度联结构会导致内存访问出现大的时钟大众彩票官网输出延迟。  例如,在默认情况下,上述 URAM 矩阵可以达到约 350 MHz。要以更快的速度访问内存,应插入流水线。如果在网表中指定了一定数量的输出时延,Vivado Synthesis 即会自动实现此功能。 

 指定 RTL 设计中的流水线:

大众彩票官网 有两种方法可以用来指定 RTL 设计中的流水线的用途,可以通过使用 XPM 流程,也可以通过行为 RTL 来推断内存。

如果 RTL 设计通过 XPM 流程来创建 URAM 内存,则用户可以将对流水线的要求指定为 XPM 实例的参数。参数“READ_LATENCY_A/B”用于捕获内存的时延要求。

可用的流水线阶段数是 LATENCY 值减去 2。  例如,如果 Latency 设置为 10,则允许 8 个寄存器大众彩票官网阶段用于流水线操作。另外两个寄存器可用来创建 URAM 本身。

图 2:使用 XPM 设置流水线设计

如果用户使用 Vivado 用户指南中提供的模板来编写 RTL,并通过此方法来创建 URAM,那么,他们可以在 URAM 的输出时创建尽可能多的寄存器阶段。唯一的要求是,与数据一起,流水线寄存器的启用也需要流水线化。

图 3:URAM 块输出时的数据及流水线启用规范

图 3 显示数据和流水线的启用

图 4 示出了 RTL 级 RAM 流水线设计示例。

图 4:用来指定数据和流水线启用的 verilog 模板

分析日志文件:

Vivado Synthesis 根据上下文环境和场景发布与 URAM 流水线相关的不同消息。下表说明要在 vivado.log文件中查找的一些消息和要采取的相应操作。

大众彩票官网 请注意,推荐的流水线阶段基于可实现最高性能 (800 MHz+) 的完全流水线化的矩阵。此建议不受实际时序约束的限制。 

时间性能估计:

下表说明流水线寄存器的数量与可实现的最大估计频率之间的关系。

大众彩票官网 请注意,实际的时间数仍将取决于最终地点和路线结果。

下列数字基于 speedgrade-2 Virtex® UltraScale+™ 部件以及我们使用 4x4 矩阵实现的 64K x 72 URAM示例工程。

大众彩票官网 数据路径延迟具有以下一个或多个组件。

Tco = 1.38 ns, Clk To CascadeOut on URAM

大众彩票官网 Tco = 0.82 ns, Clk To CascadeOut on URAM with OREG=true

Tco = 0.726 ns, Clk to Dataout on URAM with OREG=true, CASCADE_ORDER = LAST

URAM -> URAM 级联延迟 = 0.2 ns

大众彩票官网 URAM -> LUT 信号网络延迟 = 0.3 ns

大众彩票官网 LUT 传输延迟 = 0.125 ns

大众彩票官网 LUT -> LUT 信号网络延迟 = 0.2 ns

LUT5 -> FF 延迟 = 0.05

结论:

URAM 原语是创建容量非常大的 RAM 结构的有效方法。  它们被设置为易于级联以便在您的设计中创建容量更大的 RAM。 

大众彩票官网 但是,太多这类结构级联在一起可能会通过 RAM 产生很大的延迟。从长远来看,花时间让您的 RAM 完全流水线化会带来很多好处。

大众彩票官网 URAM 原语是创建容量非常大的 RAM 结构的有效方法。  它们被设置为易于级联以便在您的设计中创建容量更大的 RAM。 

大众彩票官网 但是,太多这类结构级联在一起可能会通过 RAM 产生很大的延迟。从长远来看,花时间让您的 RAM 完全流水线化会带来很多好处。

原文标题:通过在 Vivado Synthesis 中使 URAM 矩阵自动流水线化来实现最佳时序性能

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

本期课程的主要目标是掌握汇编调用C语言、指令cache、关闭看门狗等,重点知识是代码重定位与链接脚本、DDR的初始化,并
发表于 04-04 00:00 9576次 阅读

嗨, 如何在剪切模式下配置ST369。 在数据表中,我找到了以下配置:   - 防剪裁模式   - 动态...
发表于 08-02 14:10 24次 阅读

我使用的是PIC32 MZ2048 ECH144。我需要能够阅读,然后清除位在RCON寄存器,以便能够辨别复位是一个初始电源或某种其...
发表于 08-02 11:32 1次 阅读

我正在尝试为一个DSSPICEP128GM310部分编写一个引导加载程序。我已经发现模拟器没有显示正确的页面擦除结果,所以我放...
发表于 08-02 11:09 5次 阅读

In the datasheet of TPA6130A2, TA Operating free-air temperature range is  –40°C to 85°C TJ O...
发表于 08-02 10:59 22次 阅读

我如何加载一个W寄存器,该寄存器地址与我的汇编代码中的Label:相对应,以便我稍后可以例如GOTO保存在那个W寄存器中的地址...
发表于 08-02 10:52 6次 阅读

AD9834直接数字频率合成器的数据手册免费下载

AD9834是一款75 MHz、低功耗DDS器件,能够产生高性能正弦波和三角波输出。其片内还集成一个....
发表于 08-02 08:00 8次 阅读
AD9834直接数字频率合成器的数据手册免费下载

大家好,我正在尝试实现一个可以处理内部高时钟频率的serdes,即。 1.2 GHz,当处于DDR模式时,我到目前为止所做的是将D...
发表于 08-02 06:10 10次 阅读

   请问各位大神,ucosii在移植到STM32中,R0-R13这些寄存器中存的是什么数据,压栈保存这些数据是保存到MSP、...
发表于 08-02 00:13 7次 阅读

Verilog HDL的语句及可综合性的详细资料简介

可综合设计的特点:1、不使用初始化语句。2、不使用带有延时的描述。3、不使用循环次数不确定的循环语句....
发表于 08-01 16:55 16次 阅读
Verilog HDL的语句及可综合性的详细资料简介

如何进行MPU6050的初始化配置详细教程说明

最近接触MPU6050 ,下面对6050 初始化配置做一点总结,如有错误还望不吝赐教在初始化MPU6....
发表于 08-01 16:55 5次 阅读
如何进行MPU6050的初始化配置详细教程说明

嗨, 在我的项目中,我使用CR95HF来读取一些M24LR内存。我的微控制器和CR95HF之间的通信是UART。我在设备...
发表于 08-01 14:18 15次 阅读

Hi,     我要做3段音调均衡,工作模式是adaptiver filtering,  用TIBQ计算TLV320AIC3204的 F...
发表于 08-01 10:40 37次 阅读

使用I2C转板成功把0x00写入寄存器的1B地址后,此时为default模式,在这种模式下芯片输出是否有switching?如果有,还需要其他...
发表于 08-01 07:32 13次 阅读

FPGA开发中如何对整个设计添加时序约束

在输入信号到输出信号中,因为经过的传输路径、寄存器、门电路等器件的时间,这个时间就是时序。开发工具不....
的头像 FPGA之家 发表于 07-31 14:50 601次 阅读

赛灵思Spartan-7器件介绍

Spartan-7 FPGA 采用与成熟的 7 系列相同的 28HPL 工艺,以及众多底层架构元件,....
的头像 赛灵思 发表于 07-30 11:05 181次 阅读

TC358746AXBG和TC358748XBG芯片的数据和用户手册免费下载

 MIPI CSI-2 到并行端口,并行端口到CSI-2(tc358746axbg/tc358748....
发表于 07-30 08:00 20次 阅读
TC358746AXBG和TC358748XBG芯片的数据和用户手册免费下载

D触发器的几种表示形式同步复位、同步释放

首选我们来聊聊时序逻辑中最基础的部分D触发器的同步异步,同步复位即复位信号随系统时钟的边沿触发起作用....
的头像 FPGA之家 发表于 07-26 10:17 233次 阅读

如何使用STM32单片机的硬件I2C读取MPU6050的数据资料和程序免费下载

本文档的主要内容详细介绍的是如何使用STM32单片机的硬件I2C读取MPU6050的数据资料和程序免....
发表于 07-25 17:31 45次 阅读
如何使用STM32单片机的硬件I2C读取MPU6050的数据资料和程序免费下载

Vivado中的重定时概述和应用

日志文件内含有关不兼容触发器的消息,并且之前和之后的逻辑层次不会改变。
的头像 赛灵思 发表于 07-25 16:07 123次 阅读

CDC设计和约束技巧

建议的做法是:首先,对“Common Primary Clock”排序(显示为Yes 或No),这么....
的头像 赛灵思 发表于 07-24 17:19 153次 阅读

6轴MPU6050模块的介绍和应用资料说明

最近,被安排调试MPU6050 模块,之前从没接触过相关MEMS 传感器, 所以感觉一头雾水。幸好还....
发表于 07-24 16:27 23次 阅读
6轴MPU6050模块的介绍和应用资料说明

如何实现Kinetis ADC的自校准详细资料说明

Kinetis 内部自带的16位ADC一直是其非常大的优势和特色,毕竟目前市场上ARM MCU端的江....
发表于 07-23 16:53 31次 阅读
如何实现Kinetis ADC的自校准详细资料说明

TLC5911电流驱动器的数据手册免费下载

TLC5911是一个独立的电流驱动器,包括移位寄存器、数据锁存器和恒流电路,具有可调的文件值、用于生....
发表于 07-23 08:00 22次 阅读
TLC5911电流驱动器的数据手册免费下载

STAR1000 CMOS图像传感器的数据手册免费下载

STAR1000是一个间距为15毫米、分辨率为1024×1024像素的CMOS图像传感器。它具有片内....
发表于 07-23 08:00 59次 阅读
STAR1000 CMOS图像传感器的数据手册免费下载

标志寄存器的作用

用于反映运算是否产生进位或借位。如果运算结果的最高位产生一个进位或借位,则CF置1,否则置0。运算结....
发表于 07-22 10:13 51次 阅读
标志寄存器的作用

关于标志寄存器的各个标志

符号标志SF用来反映运算结果的符号位,它与运算结果的最高位相同。在微机系统中,有符号数采用补码表示法....
发表于 07-22 10:08 46次 阅读
关于标志寄存器的各个标志

标志寄存器的概念

CF(carry flag):进位标志位。这个位是在进行无符号数运算的时候用到的。一般情况下,这个位....
发表于 07-22 10:00 50次 阅读
标志寄存器的概念

计算机中内存、cache和寄存器之间的关系

CPU、内存、寄存器之间的关系cpu 取址 -》地址输入地址寄存器 -》 缓存命中即,则数据进入数据....
发表于 07-22 09:19 65次 阅读
计算机中内存、cache和寄存器之间的关系

寄存器和存储器的区别

存储器范围最大,它几乎涵盖了所有关于存储的范畴。寄存器,内存,都是存储器里面的一种。凡是有存储能力的....
发表于 07-22 09:11 105次 阅读
寄存器和存储器的区别

寄存器、累加器、暂存器有什么区别

寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件,它们可用来暂存指令、数据和位址。....
发表于 07-22 09:03 48次 阅读
寄存器、累加器、暂存器有什么区别

相位累加器原理及累加器代码

假设系统时钟为Fc,输出频率为Fout。每次转动一个角度360°/2N, 则可以产生一个频率为Fc/....
发表于 07-22 08:52 44次 阅读
相位累加器原理及累加器代码

DS2784独立式单节电池电量计芯片的数据手册免费下载

DS2784 采用 2.5V 至 4.6V 电源工作,可集成在单节锂离子(Li+)或 Li+聚合物电....
发表于 07-22 08:00 31次 阅读
DS2784独立式单节电池电量计芯片的数据手册免费下载

如何使用STM32连接射频SI4438模块详细方法说明

SI4438射频模块参数:1、频率范围:425-525MHz2、数字接收信号强度指示(RSSI)3、....
的头像 畅学单片机 发表于 07-20 12:00 719次 阅读

液晶显示屏的显示实验资料免费下载

1. 实验目的1. 进一步掌握AZURE-BF609开发平台的使用;2. 了解DMA操作方式;3. ....
发表于 07-19 17:08 46次 阅读
液晶显示屏的显示实验资料免费下载

MPU6050寄存器的详细资料说明中文手册免费下载

本文档的主要内容详细介绍的是MPU6050寄存器的详细资料说明中文手册免费下载。
发表于 07-19 16:47 38次 阅读
MPU6050寄存器的详细资料说明中文手册免费下载

VIO比chipscope有多大优势?

debug,尤其是通信芯片的debug,可以有很多的方法。一个数据帧从进入到输出,可以在通路上的关键....
的头像 FPGA之家 发表于 07-19 10:19 349次 阅读

TTE和TSN业务的保障方式及分析问题

欢迎FPGA工程师加入官方微信技术群第一次看到以太网物理地址格式时,感觉很平淡。像看到IPV4和IP....
的头像 FPGA之家 发表于 07-19 10:16 202次 阅读

TTE和TSN业务的保障方式及分析问题

在本文章中,曾经提到过,TSN(Time Sensitive Networking,TSN)和TTE....
的头像 FPGA之家 发表于 07-19 10:07 327次 阅读

STM32以太网的PHY硬件设计资料免费下载

OSI 的7 层基准模型中PHY 属于第一层 ——物理层。PHY是数据链路层的媒体访问控制部分和媒体....
发表于 07-18 08:00 66次 阅读
STM32以太网的PHY硬件设计资料免费下载

单片机教程之串行口与串行通信的详细资料说明

本文档的主要内容详细介绍的是单片机教程之串行口与串行通信的详细资料说明包括了:1 串行通信概述,2 ....
发表于 07-17 17:28 82次 阅读
单片机教程之串行口与串行通信的详细资料说明

静态功耗的定义及FPGA设计中常用降低功耗的方法

静态功耗是指一个电路维持在一个或另一个逻辑状态时所需的功率。可以通过观察电路中每个电阻元件的电流I和....
发表于 07-16 14:41 411次 阅读

D触发器基本原理

负跳沿触发的主从触发器工作时,必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号,....
发表于 07-12 08:50 130次 阅读
D触发器基本原理

80x86指令系统的指令大全详细资料说明

80x86指令系统 80x86的指令系统可以分为以下6组:数据传送类指令 算术指令 逻辑指令 串处理....
发表于 07-12 08:00 49次 阅读
80x86指令系统的指令大全详细资料说明

ET2046低电压IO触摸屏控制电路芯片的数据手册免费下载

ET2046 是4 线触摸屏控制器,支持1.5V~5.5V 的低压I/O 接口。ET2046 具有内....
发表于 07-11 17:15 76次 阅读
ET2046低电压IO触摸屏控制电路芯片的数据手册免费下载

STM32F2XX标准外设库的使用手册免费下载

使用C中声明的所有位、位域和寄存器进行完整的寄存器地址映射。这避免了繁琐的任务,更重要的是,它带来了....
发表于 07-11 08:00 41次 阅读
STM32F2XX标准外设库的使用手册免费下载

CANopen轻松入门教程资料免费下载

本教程适用于 CIA CANopen 协议 DS301 又名 CIA301 标准。用户须已经掌握 C....
发表于 07-09 08:00 46次 阅读
CANopen轻松入门教程资料免费下载

如何在Vivado中实现逻辑锁定和增量编译工程实例说明

本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍,文中有对应工程的下载地址。友情提示....
的头像 FPGA之家 发表于 07-06 10:32 613次 阅读

74HC595移位寄存器芯片的中文资料免费下载

本文档的主要内容详细介绍的是74HC595移位寄存器芯片的中文资料免费下载 8位串行输入/输出或者并....
发表于 07-04 14:52 59次 阅读
74HC595移位寄存器芯片的中文资料免费下载

单片机的一些复习资料合集免费下载

1. P2口通常用作(高8位地址线),也可以作通用的I/O口使用 2. 若由程序设定RS1、RS0....
发表于 07-04 08:00 83次 阅读
单片机的一些复习资料合集免费下载

Verilog HDL的基础知识详细说明

硬件描述语言基本语法和实践 (1)VHDL 和Verilog HDL的各自特点和应用范围 (2)....
发表于 07-03 17:36 63次 阅读
Verilog HDL的基础知识详细说明

MM54HC595和MM74HC595带输出锁存的8位移位寄存器的数据手册免费下载

这种高速移位寄存器采用了先进的硅栅CMOS技术。该器件具有标准CMOS集成电路的高抗噪性和低功耗,并....
发表于 07-02 16:33 57次 阅读
MM54HC595和MM74HC595带输出锁存的8位移位寄存器的数据手册免费下载

MPU-6050基本寄存器大全的说明

MPU-6000可以使用SPI和I2C接口,而MPU-6050只能使用I2C,其中I2C的地址由AD....
发表于 07-01 08:00 99次 阅读
MPU-6050基本寄存器大全的说明

74HC165 8位移位寄存器的中文手册免费下载

本文档的主要内容详细介绍的是74HC165 8位移位寄存器的中文手册免费下载。
发表于 06-28 16:57 118次 阅读
74HC165 8位移位寄存器的中文手册免费下载

MM54HC165和MM74HC165并行输入串行输出8位移位寄存器的数据手册

MM54HC165/MM74HC165高速并行输入/串行输出移位寄存器采用先进的硅金属陶瓷工艺。它具....
发表于 06-27 17:34 70次 阅读
MM54HC165和MM74HC165并行输入串行输出8位移位寄存器的数据手册

技术 | FANUC数据寄存器和位置寄存器的运用介绍

寄存器指令 Registers① 寄存器指令R[i] i=1~200② 位置寄存器指令PR[i] i....
的头像 工控云学堂 发表于 06-24 17:15 461次 阅读

树莓派的功能详细资料讲解

树莓派是一个神奇的小电脑• 树莓派GPIO编号方式• 功能物理引脚: 从左到右,从上到下:左边基数,....
发表于 06-24 08:00 171次 阅读
树莓派的功能详细资料讲解

STM32F1寄存器版本开发指南资料免费下载

本手册为 ALIENTEK 精英 STM32F103 V1 开发板的配套教程,在开发板配套的光盘里面....
发表于 06-24 08:00 75次 阅读
STM32F1寄存器版本开发指南资料免费下载

工业机器人FANUC数据位置寄存器和位置寄存器的运用小知识分享

工业机器人FANUC数据位置寄存器和位置寄存器的运用 一、寄存器指令 Registers① 寄存器....
的头像 柔智机器人 发表于 06-22 10:08 641次 阅读

ATMEL SAMC21的DAC驱动寄存器操作和寄存器代码免费下载

本文档的主要内容详细介绍的是ATMEL SAMC21的DAC驱动寄存器操作和寄存器代码免费下载。
发表于 06-20 08:00 50次 阅读
ATMEL SAMC21的DAC驱动寄存器操作和寄存器代码免费下载

Atmel SAMC21的I2C驱动寄存器操作和寄存器代码免费下载

本文档的主要内容详细介绍的是Atmel SAMC21的I2C驱动寄存器操作和寄存器代码免费下载。
发表于 06-20 08:00 57次 阅读
Atmel SAMC21的I2C驱动寄存器操作和寄存器代码免费下载

SMV512K32-SP 16MB 防辐射 SRAM

SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
发表于 01-08 17:47 146次 阅读
SMV512K32-SP 16MB 防辐射 SRAM

SN74HCT273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
发表于 01-08 17:46 104次 阅读
SN74HCT273A 具有清零功能的八路 D 类触发器

SN74HC273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
发表于 01-08 17:46 110次 阅读
SN74HC273A 具有清零功能的八路 D 类触发器

SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...
发表于 10-11 15:07 74次 阅读
SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
发表于 10-11 14:49 20次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
发表于 10-11 11:46 36次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
发表于 10-11 11:32 46次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
发表于 10-11 11:28 45次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
发表于 10-11 11:08 25次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
发表于 10-11 11:06 29次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
发表于 10-11 11:02 40次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
发表于 10-11 11:00 109次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-11 10:51 28次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
发表于 10-11 10:48 40次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
发表于 10-11 10:45 18次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
发表于 10-11 10:43 46次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
发表于 10-11 10:35 20次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
发表于 10-11 10:31 25次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-10 17:15 37次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
发表于 10-10 16:23 57次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

FPGA开发圈

文章:144 被阅读:561426

关注 35人关注
document.write ('');